TTL边沿JK触发器电路结构和逻辑功能

同步触发方式存在空翻，为了克服空翻。边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。

以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。

一、电路结构

逻辑符号中“J、K ”表示边沿触发输入。加小圆圈：表示下降沿有效触发,不加小圆圈：表示上升沿有效触发。

图 边沿JK触发器

 Q ⁿ⁺¹  =JQ ⁿ+ KQ ⁿ（CP下降沿有效）

式中： Q ⁿ为CP下降沿到来前的状态；Q ⁿ⁺¹为CP下降沿到来后的状态。