TTL和CMOS的PAL器件

从结构上， PLD 器件可分三类：

　　１．一般用途的 PAL 器件（包括 GAL---FPGA 和 CPLD ）

　　２．用于状态机设计的可编程定序器

　　３．高密度的 LCA 器件

采用三种制备工艺

　　１．TTL 工艺 （应用最广泛，双极性器件，速度很快，但不及 ECL ）

　　２．CMOS 工艺 （功耗低，可以擦除，与 TTL 兼容或有兼器件）

　　３．ECL 工艺 （发射极耦合器件 ）

PAL 器件按功能分为四类

　　１．简单组合型器件

　　２．简单寄存器型器件

　　３．定序器

　　４．异步型器件

简单组合型器件

具有基本阵列输出结构和可编程 I/O 输出结构 PAL 器件均属组合型 器件。

可提供快速、有效地简单组合逻辑功能，从众多的可选器件中， 用户能为其应用选择合适的器件

五个基本特征用来区分这些器件

　　１．输入端数

　　２．输出端数

　　３．每个输出后乘积项数

　　４．速度、传输延时

　　５．功耗

 

有些寄存器型器件可以用作组合型器件，只要将其所带的触发器旁路 即可，如 PAL22V10 。简单组合型器件的结构代码如下：

简单组合型器件的输出结构

“ 与 ” 门共享的输出结构 ： PAL 初级产品的输出端数和输出极性都是固定的，在输出端 之间也不存在可共享的 ” 与 “ 门或乘积项。对于复杂功能的逻辑设计，该类 PAL 就显得无 能为力。其解决方法是使与门在输出端共享，称为 ” 乘积项共享 “ ，这种结构使得乘积项 能在各输出之间进行分配。

典型的 2 输出共享 16 个 ” 与 “ 门，不论是复杂或是简单的逻辑功能，只要所需相 “ 或 ” 的 乘积项小于 16 门，就可以将这两个相邻的输出端分配给它们。

“ Xpandor 细胞单元输出结构： 由于 FPAL 器件的 ” 或 “ 阵列可编程，它的灵活性取 决于其 “ 与 ” 门可由输出端共享， 即 “ 与 ” 阵列输出的乘积项可由任一个或全部的 “ 或 ” 门所共用。 VTI 公司引入 Xpandor 细胞单元输出结构， 2 个输出可以同时使用分配 给它们的 2 组 “ 与 ” 门中的任意一组； 而在 “ 与 ” 门共享输出结构中，每个 “ 与 ” 门只能 分配给共享 “ 与 ” 门输出端的一个。细胞单元输出结构示意图为：

I1 、 I2 、 I3 、 I4 异或 输出，如用该结构， 只需四个与门便能实 现，否则需八个

简单组合型 PAL 器件列表 ：

说明 ：

１．某些器件有内部反馈，将输出引脚的信号回送用作输入，与可编 程三态功能相结合，输出引脚可用作输出、输入双向 I/O 引脚。

２．大多数器件具有固定的输出极性； AmPAL22P10 、 AmPAL18P8 、 PAL16P8 、 PAL20S10 和 AmPAL22XP10 则具有可编 程的输出极性

３．PAL20S10 有一个特点，称为 “ 积项换向 ” 或 “ 积相共享，它允许乘 积项在各输出之间进行分配

４．AmPALXP 的每一输出端都有内在的异或门

简单寄存器型器件 ：

一、在组合型器件的输出端加上用于信号同步的寄存器所构成的器 件等价于基本寄存器型 PAL 器件

二、所有这些器件都将触发器的输出作为输入反馈到阵列。

三、可用于非常快速的小型状态机

四、六个基本特征用来区分这些器件：

１．输入端数

２．输出端数

３．触发器数

４．每个输出的乘积项数

５．速度或最高时钟频率 n 功耗

寄存器型结构 ：

说明 ：

１．大多数有专用的时钟和输出使能引脚。象 PAL16K4 ，有一些专用的组合输 出端，具有可编程的三态功能；只有寄存器型输出端由输出使能控制。

２．PAL22V10 、 AmPAL22RP10 系列及 AmPAL22XRP10 ，都有可编程的三态输 出端，如果需要的话，这些系列器件的时钟引脚也可用作逻辑输入。

３．PAL16X4 带有一个附加的 “ 位 - 对 ” 译码电路，特别适用于算术操作。

４．比较简单的器件都含有低电平有效输出端。 PAL16RP8 系列、 PAL22V10 、 PAL22RP10 系列、 AmPAL22XP10 系列、 PAL20RS10 系列及 PAL32R16 系列 具有可编程极性。

５．PAL20RS10 系列和 PAL32R16 有 “ 积项换向 ” 的功能。 n PAL32R16 输出端可以 8 个为一组通过编程而变成组合型输出，此外，它还 有多个时钟，使能输入 TTL 电平预置引脚。

６．PAL22V10 有两个可编程的初始化乘积项，一个是同步预置项，另一个是 异步复位项，这两个乘积项控制所有的触发器。

寄存器型 PAL 器件的结构

１．简单寄存器型 PAL 器件的缺陷

２．输出结构决定了难以实现复杂的逻辑功能 n 每个输出端最多能使用 8 个与门

３．输入端、寄存器输出端、非寄存器输出端之间的均衡性差

４．简单寄存器型 PAL 没有提供重要的测试特征功能，即不管输入状态如何， 输出寄存器能预置成任意给定状态

 

增强的寄存器型 PAL 器件的预置功能 ：

１．设计一个实际电路时，预置一般通过外围电路实现

２．预置功能的实现方法之一是选取器件的一个输入引脚，在外加信号的 驱动下控制寄存器状态的建立

如图：电源通过电阻 R 缓慢地给电容 C 充电，开始时 Pon 为 “ 低 ” 电平， PAL 所有的输出寄存器均置成高电平 “ 1 ” ，之后 Pon 由 “ 低 ” 变 “ 高 ” ， PAL 则执行正常的逻辑操作。 Q ： = /Pon+Pon * NORMAL FUNCTION

异或 PAL 输出结构和算术功能 PAL 结构

在输出寄存器前设置 “ 异或 ” 门对于实现诸如算术运算和计数之类的操 作特别有用。

当计数器很复杂时，一般 PAL 的器件可能没有足够的 “ 与 ” 门来构造 它，而异或型 PAL 器件能解决这类问题。一个四位计数器的输出假定 为 Q 3 Q 2 Q 1 Q 0 ，其最高位 Q3 的状态决定于 Q 2 、 Q 1 、 Q 0 的状态，即 Q 3 ： =Q 3 与（ Q 2 *Q 1 *Q 0 ）异或，利用异或 PAL 很容易实现该逻辑；

在异或 PAL 器件的基础上，增加反馈选通电路可以使算术运算更易于 实现。 PAL16X4 和 PAL16A4 都具有反馈选通网络。

定序器型器件

几种寄存器 PAL 器件，由于增加了辅助功能，特别适用 于状态机应用。

七个基本特征用来区分

１．输入端数

２．输出端数

３．触发器的数

４．可能有的触发器类型（ D ， T ， J-K ， S-K ，锁存和 / 或掩埋）。

５．每个输出的乘积项数

６．速度最大时钟频率

７．功耗

定序器型结构

说明

１．PAL20X10 系列、 AmPAL20XRP 系列、 PAL22RX8 系列和 PAL32VX10 系 列，都带有一个异或门，这使之能够和 D 、 T 、 J-K 、或 R-S 触发器一起 进行设计。由于 PAL20X10 的乘积项较小，最适用于计数器一类的应 用；

２．AmPAL20XRP10 系列、 PAL22KX98 系列和 PAL320X10 具有较多的乘积 项，更适用较复杂的状态机设计。

３．AmPAL23S8 除了 8 个输出寄存器外，还有 6 个永久隐埋的附加触发器。 PAL32V10 和 PALC20M16 有若干触发器，如果输出端不需要它们，也 可被隐埋。如果触发器被隐埋，则对应的输出引脚可以当成输入端使 用。对于将内部状态机作为整个设计一部分的应用，这些器件是最理 想的。

４．PAL32RX8 、 PAL32VX10 和 AmPAL23S8 具有总的预置和复位控制， 这使得系统的初始化更容易。

５．AmPALC29M16 是一种电可擦除的器件，这是有异常灵活的结构， 几乎所有的引脚都可作为输入或输出。输入和输出都可被寄存、 锁存或组合，有两个引脚可用作时钟；器件还提供总的预置和复 位功能。

６．有几个触发器可以隐埋以提供内部的状态机，该器件与 HC 、 HCT 兼容。

异步型 PAL 器件

在有些应用中，需要异步控制的触发器，为此已设计好几种 PAL 器 件满足这样的需要 。如 PAL20RA10 、 PAL16RA8 。

这些器件的主要由可编程的 “ 与阵列 ” 和固定的 ” 或阵列 “ 所驱动的若干 个触发器三部分组成。

D 型触发器有各自的可编程时钟、置位和复位线。它们具有可编程 的极性，而且触发器能够被旁路以构成组合型输出。

这些器件能够用来代替随机的分离逻辑、每个触发器是独立的。必 要时时钟、 位、复位线可以由逻辑门控制。

适用于一些无规则的门电路，以及本质为异步的逻辑结构。

异步 PAL 单元

由 MMI 公司推出的 “ 状态机元细胞 ” 或叫 SMAC （ State-Machine-Atomic-Cell) 的异步 PAL 单元具有灵活的结构

SMAC 含有 8 个 “ 与 ” 门，只有 4 个乘积项组合起来构成用户逻辑，其余的 4 个 “ 与 ” 项用来为触发器和输出三态门提供时钟、置位、复位和输出使能信号

每个 SMAC 使用一个输入端和一个输出端，除本身特性外，还有一个全局 输出使能信号和一个并行加载信号。

一块 20 脚的芯片可容纳 8 个 SMAC 单元， 24 脚芯片可容纳 10 个 SMAC 单元， 每个 SMAC 单元的输出端开启或阻塞取决于全局输出使能信号和单元专用 输出使能信号的组合。这意味着每个 I/O 引脚既能设置为输入，也能设置 为输出。

在 EP 系列中的异步 PAL 器件则使用了结构稍有变化的 “ 异步 PAL 单元 ” 。分 配给每个 I/O 单元的 10 个 “ 与 ” 项， 8 个 “ 与 ” 用于实现逻辑表达式，一个 “ 与 “ 用 作触发器的清零信号，另一个 “ 与 ” 用作时钟或者输出使能信号。

异步型结构

异步型 PAL 器件