时序逻辑电路的结构框图

时序逻辑电路任一时刻的输出状态不仅取决于当时的输入信号，还与电路原来的状态有关，即时序逻辑电路具有“记忆”的功能。因而时序逻辑电路中必须含有记忆能力的存储器件，最常用的是触发器。

一般说来，时序逻辑电路由两部分组成：一部分是组合逻辑电路，由逻辑门电路组成；另一部分是触发器电路，由触发器组成，具有储存功能。对于简单的时序逻辑电路可以没有组合逻辑电路，但不能没有触发器电路，触发器元件是时序逻辑电路的基本元件。时序逻辑电路的结构框图如图1所示。

图1 时序逻辑电路的结构框图

图中，X₁,…，X_i表示输入信号；Y₁，…Y_j表示输出信号；D₁,…，D_m表示触发器电路的输入信号；Q₁，…，Q_k表示触发器电路的输出信号；CP表示时钟脉冲。触发器是在时钟信号的控制下动作。这些信号之间的逻辑关系可用下列3个方程组来描述，即

(1)

(2)

(3)

式(1)是各触发器的输入方程，称为时序逻辑电路的驱动方程，式(2)是各触发器的输出方程，称为时序逻辑电路的状态方程，式(3)称为时序逻辑电路的输出方程。其中，Q₁ⁿ，…，Q_kⁿ表示各触发器的原态，Q₁ⁿ⁺¹，…，Q_kⁿ⁺¹表示各触发器的次态。